Intel mise sur le packaging des puces, un pari qui pourrait valoir des milliards

Alors que le débat public sur les puces d'IA tourne autour des nanomètres et du nombre de transistors, la vraie bataille s'est déplacée vers un terrain moins visible mais bien plus concret : les technologies de packaging des puces. Et Intel, que beaucoup avaient depuis longtemps rayé de la course à la performance, se retrouve de façon inattendue au cœur de cette nouvelle compétition.

Le packaging avancé consiste à réunir plusieurs puces (dies) distinctes dans un même boîtier, de sorte qu'elles fonctionnent comme un seul ensemble. Plutôt que d'accroître la complexité d'un unique die monolithique (ce qui devient plus coûteux et plus difficile à mesure que la loi de Moore s'épuise), les ingénieurs ont appris à « coller » des blocs spécialisés, comme des cœurs de processeur, de la mémoire et des accélérateurs, avec un délai de signal minimal entre eux.

Pour l'IA, cela change tout. Les accélérateurs de réseaux de neurones actuels, comme les GPU de NVIDIA, engloutissent des quantités colossales de mémoire et exigent une bande passante extrêmement élevée entre les blocs de calcul et la mémoire. C'est là que la technologie CoWoS de TSMC, utilisée par NVIDIA dans ses H100 et H200, procure un avantage concurrentiel : non pas grâce à une gravure plus fine, mais grâce à un packaging dense.

Intel va dans la même direction, mais avec ses propres atouts. Le groupe développe deux technologies clés : EMIB (Embedded Multi-die Interconnect Bridge), une connexion plane 2.5D entre dies via des ponts de silicium, et Foveros, un packaging 3D par empilement où les dies sont littéralement posés les uns sur les autres. L'association des deux dans l'offre Intel Foundry Services ouvre des possibilités que les concurrents n'ont pas encore à cette échelle.

Il faut replacer cela dans son contexte : Intel a perdu depuis longtemps la première place dans la fabrication de puces de pointe, au profit de TSMC. Mais le packaging est une compétence distincte. Intel y a accumulé des décennies d'expérience et une infrastructure qu'il n'est pas facile de copier. C'est pourquoi le pari sur le packaging paraît stratégiquement judicieux : c'est une façon de revenir dans la partie sans courir après TSMC sur les nanomètres.

Le marché l'a senti. Les plus grandes entreprises technologiques, Microsoft, Google et Amazon, conçoivent leurs propres puces d'IA via des développements sur mesure. Toutes ont besoin de packaging avancé. Intel Foundry leur propose une alternative à TSMC sur le sol américain, particulièrement précieuse compte tenu des risques géopolitiques autour de Taïwan et des subventions américaines du CHIPS Act.

Il y a aussi des sceptiques. Intel a promis à maintes reprises des percées technologiques qui ont pris du retard ou n'ont pas répondu aux attentes. Foveros existe depuis plusieurs années, mais n'a pas encore rencontré de succès commercial massif dans le segment de la fonderie. Les concurrents ne restent pas les bras croisés : TSMC investit dans SoIC et CoWoS, et Samsung développe X-Cube.

Le moment paraît pourtant bien choisi. L'essor de l'IA a créé une demande insatiable de performances, qu'on ne peut plus obtenir en se contentant de réduire la taille des transistors. Le packaging est devenu le point où l'exotisme d'ingénierie se mue en standard industriel. Et Intel, malgré tous ses problèmes de la dernière décennie, se trouve à ce point avec des technologies réelles et une infrastructure réelle.

Si le pari réussit, ce sera l'un des retournements les plus inattendus de l'histoire de l'industrie des semi-conducteurs. Sinon, Intel deviendra définitivement un acteur de niche. Les enjeux sont élevés, et c'est précisément pourquoi l'histoire du « packaging des puces » compte bien au-delà des cercles de geeks.