شغّلتُ Qwen على FPGA بـ50 دولارًا فقط: كيف يعمل مُسرّع الذكاء الاصطناعي الذي صنعته بنفسي

شغّلتُ استدلالًا كاملًا لشبكة عصبية على رقاقة FPGA بتكلفة 50 دولارًا فقط، دون بطاقة رسومات ودون CUDA. استخدمتُ رقاقة Xilinx Kintex-7 بذاكرة سعتها 4 جيجابايت، وصلتها بحاسوب صغير عبر منفذ PCIe، ثم حمّلتُ عليها مشروع openTPU وشغّلتُ نموذج Qwen. والنتيجة أن كل شيء يعمل. في العادة، يُختار العتاد وفقًا للنموذج. وهنا فعلتُ العكس تمامًا: أنشأتُ مُسرّع ذكاء اصطناعي مخصصًا لعمليات حسابية محددة، على غرار ما تفعله Google مع رقاقات TPU الخاصة بها. فما كان يستغرق شركة كبرى عامًا كاملًا، أصبح ممكنًا لمهندس واحد في يوم واحد. • **Qwen3-0.6B** — 31 رمزًا/ثانية على FPGA • **Qwen3.5-35B** (35 مليار معامل) — 4 رموز/ثانية بذاكرة سعتها 4 جيجابايت فقط • **LFM2.5-230M** — 86 رمزًا/ثانية

معالج بواسطة الذكاء الاصطناعي من Habr AI؛ بتحرير Hamidun News
شغّلتُ Qwen على FPGA بـ50 دولارًا فقط: كيف يعمل مُسرّع الذكاء الاصطناعي الذي صنعته بنفسي
المصدر: Habr AI. كولاج: Hamidun News.
استمع للمقال
بطاقة الحقائق والأرقام
المعيارالتفاصيل
المصدر الأصليHabr AI ↗
رئيس التحرير
حقيقة رئيسية #1Qwen3-0.6B — 31 رمزًا/ثانية على FPGA
حقيقة رئيسية #2Qwen3.5-35B (35 مليار معامل) — 4 رموز/ثانية بذاكرة سعتها 4 جيجابايت فقط
حقيقة رئيسية #3LFM2.5-230M — 86 رمزًا/ثانية

أردتُ تطوير معالج ذكاء اصطناعي خاص بي، فوجدتُ مشروع openTPU، وهو مُسرّع مفتوح المصدر طوّره Felipe Sens Bonetto بمساعدة وكلاء ذكاء اصطناعي. وكان السؤال بسيطًا: هل يمكن بالفعل أخذ مشروع من GitHub، وتحميله على رقاقة FPGA فعلية، وتشغيل استدلال حقيقي لنماذج اللغة الضخمة؟

اشتريتُ من AliExpress رقاقة Xilinx Kintex-7 XC7K480T بذاكرة سعتها 4 جيجابايت. وصلتها عبر منفذ PCIe بحاسوب MINISFORUM المصغّر، وبنيتُ البرنامج الثابت باستخدام Vivado، وضبطتُ برامج التشغيل ونظام PCIe DMA، وجهّزتُ البرمجيات اللازمة، ثم حمّلتُ أوزان الشبكة العصبية الحقيقية. وبدأ الاستدلال بالفعل.

ما توصلتُ إليه

نجحت جميع الأنظمة في الاختبارات. ينقل نظام PCIe DMA البيانات بنجاح. ويعمل النظام الفرعي للذاكرة بشكل كامل. وتنجح اختبارات تعليمات المعالج بنسبة 100%. ويُكشف عن رقاقة FPGA في النظام بشكل صحيح. وينفّذ نموذج اللغة عملية الاستدلال مباشرة على رقاقة FPGA.

ووفقًا للقياسات التي أجريتها على نفس اللوحة، تعمل هذه النماذج بالسرعات التالية:

• Qwen3-0.6B — 31 رمزًا في الثانية • Qwen3.5-2B — 12 رمزًا في الثانية • LFM2.5-230M — 86 رمزًا في الثانية • Qwen3.5-35B — 4 رموز في الثانية (35 مليار معامل بذاكرة سعتها 4 جيجابايت فقط)

والنتيجة الأخيرة مثيرة للاهتمام بشكل خاص: فقد تمكّنتُ من تشغيل نموذج ضخم على لوحة ذاكرتها في حدها الأدنى. ومع ذلك، فإن بنية FPGA ليست جديدة على الإطلاق.

لماذا هذا أكثر من مجرد شبكة عصبية أخرى؟

في العادة، يُنظر إلى معالج الرسومات بصفته منصة جاهزة: تشتري بطاقة رسومات، تُثبّت CUDA، ثم تُشغّل النموذج. أما فكرة openTPU فهي عكس ذلك تمامًا: لا يتعلق الأمر بتكييف العتاد مع الشبكة العصبية، بل بتصميم عتاد مخصص خاص بك لعمليات حسابية محددة.

وهذا بالضبط ما تُصمَّم من أجله رقاقات TPU، وهي معالجات مُحسَّنة لعمليات تعلّم الآلة. وكانت هذه المهمة في السابق حصرية على Google وNVIDIA، وتتطلب سنوات من التطوير. أما اليوم، فيستطيع مهندس واحد تجميع نموذج أولي واختباره خلال عطلة نهاية أسبوع. واللوحة الحالية ليست منافسة لرقاقة H100. إنها نموذج أولي عملي، وليست رقاقة ASIC مُصنّعة على نطاق واسع. لكن أصبح من الممكن الآن تجربة بنية معالج ذكاء اصطناعي خاصة، ليس نظريًا فقط، بل على عتاد حقيقي.

ما الخطوة التالية؟

أفكّر حاليًا في ذاكرة أسرع ورقاقة FPGA أقوى لتقييم بنية رقاقة استدلال خاصة بي. وتظهر هنا اتجاه لافت: فنحن نستخدم الذكاء الاصطناعي بالفعل لكتابة البرامج، والآن يُصمم الذكاء الاصطناعي المعالجات التي سيعمل عليها هو نفسه.

شكرًا لـ Felipe Sens Bonetto على مشروع openTPU. والمتابعة في الجزء الثاني، حيث سأعرض نتائج التجربة على المحطة: 8 شبكات عصبية، و165 عملية تشغيل، وأرقام حقيقية للرموز في الثانية، وتحليل للنقاط التي تُقيّد فيها ذاكرة DDR3.

القصة

أسئلة وأجوبة حول الخبر

لماذا هذا أكثر من مجرد شبكة عصبية أخرى؟

في العادة، يُنظر إلى معالج الرسومات بصفته منصة جاهزة: تشتري بطاقة رسومات، تُثبّت CUDA، ثم تُشغّل النموذج. أما فكرة openTPU فهي عكس ذلك تمامًا: لا يتعلق الأمر بتكييف العتاد مع الشبكة العصبية، بل بتصميم عتاد مخصص خاص بك لعمليات حسابية محددة. وهذا بالضبط ما تُصمَّم من أجله رقاقات TPU، وهي معالجات مُحسَّنة لعمليات تعلّم الآلة. وكانت هذه المهمة في السابق حصرية على Google وNVIDIA، وتتطلب سنوات من التطوير. أما اليوم، فيستطيع مهندس واحد تجميع نموذج أولي واختباره خلال عطلة نهاية أسبوع. واللوحة الحالية ليست منافسة لرقاقة H100. إنها نموذج أولي عملي، وليست رقاقة ASIC مُصنّعة على نطاق و

ما الخطوة التالية؟

أفكّر حاليًا في ذاكرة أسرع ورقاقة FPGA أقوى لتقييم بنية رقاقة استدلال خاصة بي. وتظهر هنا اتجاه لافت: فنحن نستخدم الذكاء الاصطناعي بالفعل لكتابة البرامج، والآن يُصمم الذكاء الاصطناعي المعالجات التي سيعمل عليها هو نفسه. شكرًا لـ Felipe Sens Bonetto على مشروع openTPU. والمتابعة في الجزء الثاني، حيث سأعرض نتائج التجربة على المحطة: 8 شبكات عصبية، و165 عملية تشغيل، وأرقام حقيقية للرموز في الثانية، وتحليل للنقاط التي تُقيّد فيها ذاكرة DDR3.

ما أبرز التفاصيل حول ما توصلتُ إليه؟

نجحت جميع الأنظمة في الاختبارات. ينقل نظام PCIe DMA البيانات بنجاح. ويعمل النظام الفرعي للذاكرة بشكل كامل. وتنجح اختبارات تعليمات المعالج بنسبة 100%. ويُكشف عن رقاقة FPGA في النظام بشكل صحيح. وينفّذ نموذج اللغة عملية الاستدلال مباشرة على رقاقة FPGA. ووفقًا للقياسات التي أجريتها على نفس اللوحة، تعمل هذه النماذج بالسرعات التالية: Qwen3-0.6B — 31 رمزًا في الثانية Qwen3.5-2B — 12 رمزًا في الثانية LFM2.5-230M — 86 رمزًا في الثانية Qwen3.5-35B — 4 رموز في الثانية (35 مليار معامل بذاكرة سعتها 4 جيجابايت فقط) والنتيجة الأخيرة مثيرة للاهتمام بشكل خاص: فقد تمكّنتُ من تشغيل نموذج ضخم

ZK
جمال حميدون — مدير المنتجات في Alpina Digital ومدير منتج AlpinaGPT. يبني منتجات الذكاء الاصطناعي منذ 2019. بدأ Hamidun News كمشروع شخصي ثم أصبح مُجمِّعًا إنتاجيًا بأكثر من 6000 قارئ.
✦ Unified AI Workspace · Nomad

Test Frontier LLMs & Autonomous Agents in One Workspace

Run Claude Opus 5.5, GPT-6, Gemini 3.1, and DeepSeek side-by-side in Nomad AI (nomadnet.ai) — unified model routing, deep research, and multimodal workflows under one subscription.

Try Nomad AI →Launch Nomad Agent
ما رأيك؟
جارٍ تحميل التعليقات…