Le chinois CXMT présentera d'ici la fin de l'année de la DDR5 RDIMM à architecture 4F²
CXMT (ChangXin Memory) annonce qu'elle lancera d'ici la fin de 2026 une nouvelle génération de modules serveur DDR5 RDIMM, fondée sur l'architecture DRAM 4F² et le collage hybride de wafers. Le président de l'entreprise, Cao Kanyu, l'a indiqué lors de la quatrième conférence sur les circuits intégrés et les chiplets. La surface d'une cellule 4F² est théoriquement inférieure de 33% à celle de la 6F², aujourd'hui dominante. • Architecture 4F² au lieu de 6F² • Collage hybride de wafers dans un même produit • DDR5 RDIMM serveur, échéance : fin d'année
Traité par IA depuis Jiqizhixin (机器之心) ; édité par Hamidun News
Le fabricant chinois de mémoire CXMT (ChangXin Memory) compte sortir d'ici la fin de 2026 une nouvelle génération de modules serveur DDR5 RDIMM. Pour la première fois, l'entreprise y associera l'architecture de cellule 4F², la technologie de collage hybride de wafers et des dispositifs DRAM mis à jour. Sur le papier, la surface d'une cellule 4F² est inférieure d'un tiers à celle de la 6F², sur laquelle repose aujourd'hui la quasi-totalité de la DRAM grand public. L'annonce a été faite par le président de l'entreprise, Cao Kanyu, lors de la quatrième conférence sur les circuits intégrés et les chiplets.
Pourquoi la 4F² est si difficile
F désigne ici la taille technologique minimale. Une cellule DRAM occupe une surface égale à un certain nombre de F². Plus ce nombre est faible, plus on loge de bits sur une puce sans passer à un procédé de gravure plus fin. Passer de 6F² à 4F² ramène la surface de six unités à quatre, soit une réduction de 33%.
Sur le papier, cela ressemble à de la densité gratuite. En pratique, ce n'est pas le cas. Pour faire tenir le transistor et le condensateur dans une telle surface, il faut généralement un transistor à canal vertical. Autour de la cellule, les exigences montent : précision de formation des structures, couplages parasites, fuites. Samsung et d'autres fabricants publient depuis des années des travaux de recherche sur le sujet, mais la 4F² n'apparaît pas encore dans des produits de série. Si CXMT arrive réellement sur le marché avec un module abouti, ce sera une étape notable pour une entreprise partie d'une position de rattrapage.
Pourquoi le collage hybride
Dans son intervention, Cao Kanyu a mis en avant le collage hybride (hybrid bonding). Il s'agit d'une liaison directe cuivre-diélectrique entre deux wafers, sans micro-bumps : le réseau de cellules peut être réalisé sur un premier wafer, la logique périphérique sur un second, puis les deux sont assemblés face à face.
Le lien avec la 4F² s'impose de lui-même. Un réseau compact de cellules verticales s'accommode mal des circuits périphériques qui, traditionnellement, se trouvent à côté, sur la même puce. En déportant la périphérie sur un wafer distinct, on peut optimiser le procédé de fabrication pour chaque partie et gagner de la surface. Ce raisonnement est notre déduction à partir de la logique de l'architecture, et non une déclaration de l'entreprise : le schéma précis n'est pas détaillé dans les documents disponibles.
Il existe une seconde motivation. Les mêmes technologies d'assemblage sont nécessaires pour la mémoire multicouche à haute bande passante. Les acquis en collage hybride peuvent donc servir bien au-delà d'une seule famille de modules.
Ce que l'on sait du produit
- Format : DDR5 RDIMM, c'est-à-dire des modules serveur à registre.
- Architecture de cellule : 4F² au lieu de la 6F² courante.
- Gain théorique de surface de cellule : environ 33%.
- Technologies associées : nouveaux dispositifs DRAM et collage hybride de wafers.
- Échéance : l'entreprise annonce la fin de 2026.
- Non communiqué dans les documents disponibles : capacité, vitesses, procédé de fabrication, consommation, volumes de production et clients.
À quoi s'attendre ensuite
Pour le marché, ce ne sont pas les discours sur l'architecture qui comptent, mais trois paramètres concrets : le rendement de production, le coût par bit et la stabilité en matière de fiabilité. Ce sont eux qui diront si la 4F² représente un véritable avantage ou reste une démonstration technologique. La surface de cellule ne dit pas grand-chose à elle seule si elle s'obtient au prix d'étapes de fabrication supplémentaires et d'une perte de rendement.
Pour les acheteurs de mémoire serveur, les prochains mois seront ceux de l'attente d'échantillons. Les opérateurs de datacenters en Chine, qui cherchent des sources locales de DDR5, ont intérêt à demander des données de fiabilité et de compatibilité avec les plateformes, plutôt que de se fier à la densité annoncée. Tous les autres feront bien de surveiller l'arrivée éventuelle de tests indépendants et de voir quelles plateformes annonceront leur prise en charge.
Si les modules atteignent le stade des échantillons d'ici la fin de l'année, les concurrents disposeront d'un argument de moins pour parler du retard technologique de CXMT. Si l'échéance glisse, ce sera aussi un signal révélateur du degré de maturité de la 4F² pour la production en série.
Questions clés sur cet article
Pourquoi la 4F² est si difficile?
F désigne ici la taille technologique minimale. Une cellule DRAM occupe une surface égale à un certain nombre de F². Plus ce nombre est faible, plus on loge de bits sur une puce sans passer à un procédé de gravure plus fin. Passer de 6F² à 4F² ramène la surface de six unités à quatre, soit une réduction de 33%. Sur le papier, cela ressemble à de la densité gratuite. En pratique, ce n'est pas le cas. Pour faire tenir le transistor et le condensateur dans une telle surface, il faut généralement un transistor à canal vertical. Autour de la cellule, les exigences montent : préc
Pourquoi le collage hybride?
Dans son intervention, Cao Kanyu a mis en avant le collage hybride (hybrid bonding). Il s'agit d'une liaison directe cuivre-diélectrique entre deux wafers, sans micro-bumps : le réseau de cellules peut être réalisé sur un premier wafer, la logique périphérique sur un second, puis les deux sont assemblés face à face. Le lien avec la 4F² s'impose de lui-même. Un réseau compact de cellules verticales s'accommode mal des circuits périphériques qui, traditionnellement, se trouvent à côté, sur la même puce. En déportant la périphérie sur un wafer distinct, on peut optimiser le pr
Que sait-on sur Ce que l'on sait du produit ?
Format : DDR5 RDIMM, c'est-à-dire des modules serveur à registre. Architecture de cellule : 4F² au lieu de la 6F² courante. Gain théorique de surface de cellule : environ 33%. Technologies associées : nouveaux dispositifs DRAM et collage hybride de wafers. Échéance : l'entreprise annonce la fin de 2026. Non communiqué dans les documents disponibles : capacité, vitesses, procédé de fabrication, consommation, volumes de production et clients.
Access Frontier LLMs & Multimodal AI in One Workspace
Discover NomadNet AI (nomadnet.ai) — unified access to frontier language models, research synthesis, and multimodal workflows.
L'essentiel de l'IA — une fois par semaine
Sept actus qui ont vraiment compté, choisies à la main. Sans bruit ni communiqués.
C'est fait ! Vérifiez votre boîte mail pour la confirmation.