خوادم عام 2027: Rubin Ultra وMI500 والواصلات المفتوحة تكسر الاحتكارات

يُرسّخ عام 2027 إعادة صياغة جذرية لصناعة الخوادم. فلا تظهر شرائح جديدة فقط، بل تتغير بنية الرف والذاكرة والواصلات ومصادر الطاقة بأكملها. وتدخل ثلاثة لاعبين رئيسيين — NVIDIA وAMD وIntel — هذا العام باستراتيجيات مختلفة تمامًا: الأول يضاعف القدرة الحاسوبية واستهلاك الطاقة معًا، والثاني يهاجم من جبهتين هما الذكاء الاصطناعي والحوسبة عالية الأداء، والثالث يحقق اختراقًا عبر عملية تصنيع خاصة به. وبالتوازي مع ذلك، بدأت المعايير المفتوحة وتقنيات الذاكرة الجديدة تُضعف هذه الاحتكارات.

NVIDIA Rubin Ultra: من معجّل إلى رف-حاسوب فائق

في النصف الثاني من عام 2027، ستطرح NVIDIA شريحة Rubin Ultra في تكوين Kyber NVL576، الذي يتحول فعليًا إلى حاسوب فائق محصور في خزانة واحدة. والأرقام مثيرة للقلق:

• 144 معجّلًا لكل رف، كل منها يتكون من أربع شرائح Rubin Ultra • 100 بيتافلوبس بتنسيق FP4 لكل حزمة (القدرة الحاسوبية بتنسيق FP4) • حتى 1 تيرابايت من ذاكرة HBM4e لكل رف • NVLink 6: نطاق ترددي 3.6 تيرابايت/ثانية بين الشرائح لكل معجّل، ويصل الإجمالي إلى 260 تيرابايت/ثانية لكامل الرف • استهلاك الطاقة: نحو 600 كيلوواط — للمقارنة، لم يكن رف Hopper يحتاج إلا إلى 40 كيلوواط فقط

هذه الطفرة في استهلاك الطاقة تُلزم مراكز البيانات بإعادة النظر كليًا في أنظمة التغذية الكهربائية والتبريد، وحتى في تصميم المباني نفسها. وترسّخ NVIDIA بذلك مفهوم «الرف هو وحدة GPU الجديدة»، حيث يصبح الرف نفسه وحدة الحساب، لا مجرد حاوية لمعجّلات منفصلة.

AMD: تضخيم بمقدار 1000 مرة ومعالجان لمهمتين مختلفتين

تتقدم AMD على عدة جبهات في آنٍ واحد. وتتمثل الضربة الرئيسية في شريحة Instinct MI500، المنتج الرائد المتوقع من الشركة في عام 2027، والمبني على بنية CDNA 6 بتصنيع TSMC بعملية 2 نانومتر وذاكرة HBM4e. وتُعلن AMD عن زيادة في أداء الذكاء الاصطناعي تبلغ 1000 مرة مقارنة بشريحة MI300X من عام 2023 (بحسب عدد الرموز في الثانية، وهو ما يغطي ثلاث أجيال في أربع سنوات). وبالتوازي، تطرح الشركة شريحة MI430X، معجّلًا مزودًا بدعم FP64 أصلي، موجّهًا لمحاكاة الحوسبة عالية الأداء والمختبرات الوطنية.

ولتغذية هذه المعجّلات، تنشر AMD سلسلة معالجات الخوادم EPYC Venice، التي يُستكمل طرحها في النصف الثاني من عام 2027:

• Venice-X (SP7): 96 نواة، وذاكرة تخزين مؤقت L3 سعة 1152 ميغابايت مع تقنية 3D V-Cache، وتردد معزّز يصل إلى 5.15 غيغاهرتز — مخصص لمحاكاة الحوسبة عالية الأداء وقواعد البيانات العاملة في الذاكرة • Verano (SB1): 72 نواة، وذاكرة LPDDR5X بـ24 قناة، وتردد يصل إلى 5 غيغاهرتز — معالج مضيف للرفوف كثيفة GPU، ومهمته الأساسية تغذية المعجّلات باستمرار بلا أي تأخير

ويشكّل هذان المعالجان معًا أساس رف Helios 500 المزوّد بمعجّلات MI500، حيث تُربط وحدات GPU عبر مُبدّلات UALink. وبحسب التقديرات الأولية، سيشغل التكوين الكامل MegaPod UAL256 ثلاثة رفوف: 256 وحدة GPU و64 معالج Verano.

Intel Diamond Rapids: العودة بعملية تصنيع خاصة

أعلنت Intel عن معالج Diamond Rapids (Xeon 7) المصنّع بعملية 18A-P، على أن يُطرح في النصف الثاني من عام 2027. والنقطة الجوهرية هنا أن هذا المعالج يُصنّع داخل مصانع Intel Foundry وليس عند TSMC. وهي خطوة استراتيجية في وقت يتقاسم فيه المنافسون سعة التصنيع المحدودة بعملية 2 نانومتر.

مواصفات Diamond Rapids:

• ذاكرة DDR5 بـ16 قناة • دعم الجيل السادس من PCIe • ما يصل إلى أكثر من 256 نواة

وتدخل Intel إلى سوق تشغله فعليًا منصة Venice القائمة ومعالجا Venice-X/Verano القادمان — ولذلك ستكون المنافسة حادة.

إعادة تشكيل البنية التحتية: PCIe 6.0 وCXL وUALink والبصريات

تتحول ذاكرة HBM4e إلى معيار قياسي لجميع المنتجات الرائدة في عام 2027، بنطاق ترددي يصل إلى 3.6 تيرابايت/ثانية وسرعة إشارة 16 غيغابت/ثانية لكل دبوس. وتشحن Samsung نماذج هندسية فعلية، بينما تستهدف SK hynix الإنتاج الضخم في النصف الثاني من عام 2027، وتعرض Micron تخصيص الشريحة المنطقية حسب كل عميل. وتستخدم NVIDIA ذاكرة HBM4e في Rubin Ultra، وتستخدمها AMD في MI500. وسيبقى النقص في الإمدادات مشكلة قائمة حتى عامي 2027-2028، لكن طاقات الإنتاج لدى الموردين الثلاثة محجوزة مسبقًا بموجب عقود.

ويتحول معيار PCIe 6.0 من حالة استثنائية إلى معيار قياسي. فمعالج EPYC Venice من AMD يحصل على 128 خطًا من PCIe 6.0 (بسرعة 64 غيغا نقل في الثانية)، مما يضاعف النطاق الترددي بين المعالج ووحدة GPU. وتسير Intel Diamond Rapids على نفس المسار. ومن دون PCIe 6.0، يستحيل فعليًا تغذية هذا الجيل الجديد من وحدات GPU بأقصى سرعة. وفي قطاع المستهلكين، لن يظهر هذا المعيار قبل عام 2030، فهو حتى الآن مخصص بالكامل للخوادم.

ويحصل معيار CXL 3.0/3.1 (الذاكرة كخدمة) على انطلاقة تجارية حقيقية مع منظومة برمجية فعلية تُبنى فوق PCIe 6.0. وتوفر هذه التقنية سرعة 64 غيغا نقل في الثانية مع تجميع ذاكرة متجانس ذاكرة التخزين المؤقت بين المعالج ووحدة GPU والأجهزة الخارجية. وقد أطلقت شركة Penguin Solutions بالفعل أول خادم CXL تجاري مخصص لذاكرة التخزين المؤقت KV بسعة 11 تيرابايت، مسجّلة زيادة بنسبة 75% في استغلال وحدات GPU ومضاعفة النطاق الترددي للاستدلال. وبحسب التوقعات، سينمو سوق CXL من حيث القيمة بمعدل 1000 مرة بحلول عام 2028.

أما UALink 1.0 فهو معيار مفتوح لوصل وحدات GPU أطلقه اتحاد من عمالقة التقنية، ويتيح ربط ما يصل إلى 1024 معجّلًا في حاوية واحدة (في مقابل 576 في NVLink). وستظهر أول أجهزة فعلية في نهاية عام 2026، على أن يبدأ الانتشار الواسع في عام 2027. والأهم أن مزودي الخدمات السحابية سيتمكنون لأول مرة من الدمج بين وحدات GPU من موردين مختلفين في عنقود واحد دون أي خسارة في النطاق الترددي. وهذا يمثل أول تهديد حقيقي لاحتكار NVIDIA في مجال وصلات التوسع.

وتضع تقنية البصريات المُغلّفة المشتركة (CPO) المحرك البصري مباشرةً على القاعدة بجانب شريحة التبديل، مما يُزيل الجزء النحاسي الوسيط. وعند سرعات 800 غيغابت/ثانية وأعلى، يخفض هذا استهلاك الطاقة لكل منفذ من 15-16 واط إلى 6 واط فقط. وتبدأ TSMC إنتاج تقنية CPO في النصف الثاني من عام 2026. وتحوّل NVIDIA مُبدّلاتها من طراز Spectrum-X وQuantum-X إلى تقنية CPO. وبحسب توقعات شركة LightCounting، ستشكّل تقنية CPO نحو 30% من إجمالي منافذ 800 غيغابت/ثانية و1.6 تيرابت/ثانية بحلول عام 2027.

ما الذي يعنيه هذا

يحمل عام 2027 فعليًا تغييرات كبرى لصناعة الخوادم. فمعياران PCIe 6.0 وCXL 3.0 يعيدان تشكيل بنية الذاكرة ومنافذ الإدخال والإخراج، وتقنية CPO تحوّل وصلات الشبكات إلى البصريات، ومعيار UALink يفتح ثغرة في احتكار NVLink على صعيد توسيع العناقيد، وذاكرة HBM4e تفتح فئة جديدة من النطاق الترددي لوحدات GPU. وعلى مراكز البيانات التي تخطط لبنيتها التحتية الآن أن تضع الأساس لهذا التحول، وإلا فإن إعادة النظر الكاملة في البنية بين عامي 2027 و2028 ستتحول إلى عملية إعادة تصميم مكلفة.