CXMT, da China, vai apresentar DDR5 RDIMM com arquitetura 4F² até o fim do ano

A CXMT (ChangXin Memory) informou que lançará até o fim de 2026 uma nova geração de módulos DDR5 RDIMM para servidores, baseada na arquitetura de DRAM 4F² e em hybrid bonding de wafers. O anúncio foi feito pelo presidente da empresa, Cao Kanyu, na quarta conferência sobre circuitos integrados e chiplets. Em teoria, a área da célula 4F² é 33% menor que a da 6F², usada na produção em massa. A CXMT combinará, em um único produto, a nova arquitetura de célula, o hybrid bonding e dispositivos DRAM atualizados. • Arquitetura 4F² no lugar da 6F² • Hybrid bonding de wafers em um único produto • DDR5 RDIMM para servidores, com prazo até o fim do ano

Processado por IA de Jiqizhixin (机器之心); editado por Hamidun News
CXMT, da China, vai apresentar DDR5 RDIMM com arquitetura 4F² até o fim do ano
Fonte: Jiqizhixin (机器之心). Colagem: Hamidun News.
Ouvir artigo
Ficha técnica e números-chave
ParâmetroDados
Fonte originalJiqizhixin (机器之心) ↗
Editor-chefe
Dado-chave #1Arquitetura 4F² no lugar da 6F²
Dado-chave #2Hybrid bonding de wafers em um único produto
Dado-chave #3DDR5 RDIMM para servidores, com prazo até o fim do ano

A fabricante chinesa de memória CXMT (ChangXin Memory) pretende lançar, até o fim de 2026, uma nova geração de módulos DDR5 RDIMM para servidores. Pela primeira vez, a empresa vai reunir nesses módulos a arquitetura de célula 4F², a tecnologia de hybrid bonding de wafers e dispositivos DRAM atualizados. Em teoria, a área da célula 4F² é um terço menor que a da 6F², arquitetura na qual se baseia hoje quase toda a DRAM de produção em massa. O anúncio foi feito pelo presidente da empresa, Cao Kanyu, na quarta conferência sobre circuitos integrados e chiplets.

Por que a 4F² é tão difícil?

Aqui, F é o tamanho mínimo de característica do processo. A célula de DRAM ocupa uma área equivalente a certo número de F², e quanto menor esse número, mais bits cabem no die sem a necessidade de migrar para um processo litográfico mais fino. A passagem de 6F² para 4F² reduz a área de seis unidades para quatro, ou seja, em 33%.

No papel, parece densidade de graça. Na prática, não é. Para encaixar o transistor e o capacitor em uma área tão pequena, em geral é preciso um canal de transistor vertical, e crescem as exigências de precisão na formação das estruturas, além dos problemas de acoplamento parasita e de vazamento de corrente em torno da célula. A Samsung e outros fabricantes apresentam há anos trabalhos de pesquisa nessa direção, mas a 4F² ainda não aparece em produtos de série. Se a CXMT de fato chegar ao mercado com um módulo pronto, será um passo importante para uma empresa que começou na posição de quem corre atrás.

Por que o hybrid bonding entra na história?

Na apresentação, Cao Kanyu destacou separadamente o hybrid bonding. Trata-se de uma ligação direta cobre-dielétrico entre dois wafers, sem microbumps: o arranjo de células pode ser fabricado em um wafer e a lógica periférica em outro, e depois os dois são unidos face a face.

A combinação com a 4F² surge de forma natural. Um arranjo vertical compacto de células convive mal com os circuitos de apoio, que tradicionalmente ficam ao lado, no mesmo die. Se a periferia for levada para um wafer separado, é possível otimizar o processo de fabricação para cada parte e economizar área. Essa é uma conclusão nossa, baseada na lógica da arquitetura, e não uma declaração da empresa: nos materiais disponíveis, o esquema concreto não foi revelado.

Há ainda um segundo motivo. As mesmas tecnologias de união são necessárias para a memória de alta largura de banda em múltiplas camadas, de modo que o avanço em hybrid bonding pode ser útil além de uma única família de módulos.

O que se sabe sobre o produto

  • Formato: DDR5 RDIMM, ou seja, módulos registrados para servidores.
  • Arquitetura de célula: 4F² no lugar da 6F², usada em produção em massa.
  • Ganho teórico de área da célula: cerca de 33%.
  • Tecnologias associadas: novos dispositivos DRAM e hybrid bonding de wafers.
  • Prazo: a empresa aponta o fim de 2026.
  • Não revelado no material disponível: capacidade, velocidades, processo de fabricação, consumo de energia, volume de produção e clientes.

O que esperar daqui para frente

Para o mercado, o que importa não são as declarações sobre arquitetura, mas três parâmetros práticos: rendimento de dies funcionais, custo por bit e estabilidade em termos de confiabilidade. Eles é que vão determinar se a 4F² será uma vantagem real ou ficará como uma demonstração de tecnologia. A área da célula, por si só, diz pouco se, para obtê-la, é preciso pagar com etapas adicionais de fabricação e perda de rendimento.

Para quem compra memória para servidores, os próximos meses serão de espera por amostras. Operadores de data centers na China que precisam de fontes locais de DDR5 devem pedir dados de confiabilidade e de compatibilidade com as plataformas, e não de densidade declarada. Para todos os demais, vale acompanhar se surgirão testes independentes e quais plataformas anunciarão suporte.

Se os módulos chegarem à fase de amostras até o fim do ano, os concorrentes terão um argumento a menos ao falar do atraso tecnológico da CXMT. Se o prazo escorregar, isso também será um sinal revelador de quão pronta a 4F² está para a produção em série.

Perguntas frequentes sobre a notícia

Por que a 4F² é tão difícil?

Aqui, F é o tamanho mínimo de característica do processo. A célula de DRAM ocupa uma área equivalente a certo número de F², e quanto menor esse número, mais bits cabem no die sem a necessidade de migrar para um processo litográfico mais fino. A passagem de 6F² para 4F² reduz a área de seis unidades para quatro, ou seja, em 33%. No papel, parece densidade de graça. Na prática, não é. Para encaixar o transistor e o capacitor em uma área tão pequena, em geral é preciso um canal de transistor vertical, e crescem as exigências de precisão na formação das estruturas, além dos pro

Por que o hybrid bonding entra na história?

Na apresentação, Cao Kanyu destacou separadamente o hybrid bonding. Trata-se de uma ligação direta cobre-dielétrico entre dois wafers, sem microbumps: o arranjo de células pode ser fabricado em um wafer e a lógica periférica em outro, e depois os dois são unidos face a face. A combinação com a 4F² surge de forma natural. Um arranjo vertical compacto de células convive mal com os circuitos de apoio, que tradicionalmente ficam ao lado, no mesmo die. Se a periferia for levada para um wafer separado, é possível otimizar o processo de fabricação para cada parte e economizar área

O que se sabe sobre o produto?

Formato: DDR5 RDIMM, ou seja, módulos registrados para servidores. Arquitetura de célula: 4F² no lugar da 6F², usada em produção em massa. Ganho teórico de área da célula: cerca de 33%. Tecnologias associadas: novos dispositivos DRAM e hybrid bonding de wafers. Prazo: a empresa aponta o fim de 2026. Não revelado no material disponível: capacidade, velocidades, processo de fabricação, consumo de energia, volume de produção e clientes.

ZK
Zhemal Khamidun — CPO da Alpina Digital, gerente de produto do AlpinaGPT. Cria produtos de IA desde 2019. O Hamidun News é um projeto pessoal que virou um agregador em produção com mais de 6.000 leitores.
✦ Unified AI Workspace

Access Frontier LLMs & Multimodal AI in One Workspace

Discover NomadNet AI (nomadnet.ai) — unified access to frontier language models, research synthesis, and multimodal workflows.

Try NomadNet AI →Launch NomadNet Agent
O que você acha?
Carregando comentários…