CXMT diz ter avançado na célula de memória 4F² e prepara DRAM para servidores até o fim de 2026
A chinesa CXMT, maior fabricante de DRAM do país, anunciou um “progresso fundamental” na arquitetura de célula de memória 4F square. Samsung Electronics e SK Hynix trabalham em uma estrutura semelhante. O presidente da empresa, Cao Kanyu, falou sobre o assunto em um evento do setor em Xangai e acrescentou que o produto para servidores baseado na nova estrutura chegará até o fim de 2026. • O objetivo do 4F² é aumentar a densidade da memória sem recorrer a uma litografia mais fina. • A CXMT ainda não divulga capacidade, velocidade nem yield. • Prazo de lançamento: fim de 2026.
Processado por IA de SCMP Tech; editado por Hamidun News
A chinesa CXMT (ChangXin Memory Technologies) anunciou um “progresso fundamental” na arquitetura de célula DRAM chamada 4F square. Samsung Electronics e SK Hynix seguem pelo mesmo caminho. O presidente da CXMT, Cao Kanyu, falou sobre o tema no fim de semana, em um evento do setor em Xangai. O comunicado da empresa afirma que o primeiro produto para servidores com a nova estrutura deve sair até o fim de 2026.
O que significa a sigla 4F²
O F representa o tamanho mínimo de elemento que o processo de fabricação permite obter. A área de uma célula de memória é medida em quadrados desse tamanho. A maioria dos chips DRAM atuais usa um layout de cerca de 6F². O 4F² é considerado o mínimo teórico para o esquema de “um transistor mais um capacitor”. A célula ocupa um terço a menos de área e, no limite, a densidade no mesmo processo de fabricação cresce aproximadamente uma vez e meia.
Não é possível chegar a esse resultado com uma estrutura planar. Em geral, o 4F² exige um transistor vertical, com o canal em pé, e não deitado ao longo do wafer. Esse é o contexto técnico geral, e não uma citação do comunicado da CXMT. Na parte disponível da declaração, a empresa não especificou qual variante de arquitetura vertical utiliza.
O que foi declarado e o que ainda falta
Há pouca informação concreta nos dados públicos:
- Estrutura: 4F square, na qual, segundo a descrição da empresa, a densidade da memória aumenta graças a uma célula mais compacta.
- Primeiro produto: memória para servidores.
- Prazo: até o fim de 2026.
- Não foram informados: capacidade do die, padrão (DDR5 ou outro), velocidade, consumo de energia, yield e volumes de produção.
Numa declaração corporativa, a palavra “progresso” pode significar qualquer coisa, de protótipos de engenharia funcionais a uma tecnologia confirmada em linha-piloto. Enquanto não houver dados sobre lotes de teste e parceiros de servidores, convém tratar os números com cautela.
Por que justamente essa arquitetura
A densidade da DRAM esbarra na física: os capacitores ficam cada vez mais altos e finos, e as células encolhem cada vez mais devagar. Samsung e SK Hynix pesquisam transistores verticais e memória 3D como o próximo passo depois do layout planar atual. A CXMT mostra que quer seguir em um curso paralelo, e não apenas correr atrás.
Para a fabricante chinesa, há também uma razão pragmática. O acesso aos equipamentos de litografia mais avançados é limitado pelas regras de exportação. Ganhar densidade pela arquitetura da célula permite obter mais bits por wafer sem migrar para uma litografia mais fina. Essa é a minha interpretação, e a CXMT não formulou sua lógica dessa maneira. Mas ela explica bem por que a empresa decidiu falar do assunto publicamente, e justamente agora.
O segmento de servidores não foi escolhido por acaso. Os data centers de IA consomem cada vez mais DRAM, e os compradores aceitam pagar por cada gigabyte extra por módulo e por eficiência energética. Ali a margem é maior do que na memória para o consumidor final.
O que observar daqui para a frente
O primeiro sinal virá do prazo. Se amostras de módulos para servidores realmente aparecerem até o fim de 2026, a CXMT reduzirá de forma perceptível a distância para os líderes do mercado. Se o prazo escorregar para 2027, o anúncio será mais uma declaração de intenções para o futuro.
O segundo sinal está ligado ao yield. Células verticais são difíceis de fabricar, e a rentabilidade depende não de uma demonstração no palco, mas da porcentagem de dies funcionais por wafer. O terceiro diz respeito aos clientes: anúncios de fornecedores chineses de servidores e de provedores de nuvem sobre a qualificação dos módulos mostrarão o quanto o produto é real.
Quem compra servidores, por ora, só precisa acompanhar as notícias. Se a CXMT chegar ao mercado com DDR5 de preço e capacidade competitivos, a pressão sobre os preços na China pode aumentar. Para os demais, o anúncio de hoje interessa sobretudo como referência: o 4F² vira meta comum de três grandes players, e não a exótica aposta de um único laboratório.
Perguntas frequentes sobre a notícia
O que significa a sigla 4F²?
O F representa o tamanho mínimo de elemento que o processo de fabricação permite obter. A área de uma célula de memória é medida em quadrados desse tamanho. A maioria dos chips DRAM atuais usa um layout de cerca de 6F². O 4F² é considerado o mínimo teórico para o esquema de “um transistor mais um capacitor”. A célula ocupa um terço a menos de área e, no limite, a densidade no mesmo processo de fabricação cresce aproximadamente uma vez e meia. Não é possível chegar a esse resultado com uma estrutura planar. Em geral, o 4F² exige um transistor vertical, com o canal em pé, e n
O que foi declarado e o que ainda falta?
Há pouca informação concreta nos dados públicos: Estrutura: 4F square, na qual, segundo a descrição da empresa, a densidade da memória aumenta graças a uma célula mais compacta. Primeiro produto: memória para servidores. Prazo: até o fim de 2026. Não foram informados: capacidade do die, padrão (DDR5 ou outro), velocidade, consumo de energia, yield e volumes de produção. Numa declaração corporativa, a palavra “progresso” pode significar qualquer coisa, de protótipos de engenharia funcionais a uma tecnologia confirmada em linha-piloto. Enquanto não houver dados sobre lotes de
Por que justamente essa arquitetura?
A densidade da DRAM esbarra na física: os capacitores ficam cada vez mais altos e finos, e as células encolhem cada vez mais devagar. Samsung e SK Hynix pesquisam transistores verticais e memória 3D como o próximo passo depois do layout planar atual. A CXMT mostra que quer seguir em um curso paralelo, e não apenas correr atrás. Para a fabricante chinesa, há também uma razão pragmática. O acesso aos equipamentos de litografia mais avançados é limitado pelas regras de exportação. Ganhar densidade pela arquitetura da célula permite obter mais bits por wafer sem migrar para uma
Executive AI Consulting, Custom Agents & Team Workshops
Work directly with Zhemal Khamidun at hamidun.com — enterprise AI architecture, production RAG & multi-agent systems, and executive training.
O essencial da IA — uma vez por semana
Sete histórias que realmente importaram, escolhidas a dedo. Sem ruído nem releases.
Pronto! Verifique seu e-mail para a confirmação.