Servidores 2027: Rubin Ultra, MI500 e interconexiones abiertas rompen los monopolios

2027 consolida una reestructuración radical de la industria de servidores. No se trata solo de nuevos chips: cambia la propia arquitectura del rack, la memoria, las interconexiones y la alimentación eléctrica. Los tres grandes actores —NVIDIA, AMD e Intel— entran en el año con estrategias completamente distintas: uno duplica potencia y consumo energético, otro ataca por dos frentes, IA y HPC, y el tercero irrumpe con su propio proceso de fabricación. En paralelo, los estándares abiertos y las nuevas tecnologías de memoria comienzan a erosionar los monopolios existentes.

NVIDIA Rubin Ultra: de acelerador a rack-supercomputadora

En la segunda mitad de 2027, NVIDIA lanzará Rubin Ultra en la configuración Kyber NVL576, que se convierte, de hecho, en una supercomputadora dentro de un solo armario. Las cifras son abrumadoras:

• 144 aceleradores por rack, cada uno compuesto por cuatro chiplets Rubin Ultra • 100 PFLOPS en FP4 por paquete (potencia de cómputo en formato FP4) • Hasta 1 TB de memoria HBM4e por rack • NVLink 6: 3,6 TB/s de ancho de banda GPU a GPU por acelerador, con un total de 260 TB/s en todo el rack • Consumo energético: ~600 kW —a modo de comparación, un rack Hopper requería solo 40 kW

Este salto en el consumo obliga a los centros de datos a replantear por completo el suministro eléctrico, la refrigeración e incluso el diseño de las instalaciones. NVIDIA refuerza así el concepto de "The Rack Is the New GPU": el rack pasa a ser la unidad de cómputo, en lugar de un simple contenedor de aceleradores individuales.

AMD: un salto de mil veces y dos procesadores para tareas distintas

AMD avanza en varios frentes simultáneamente. El golpe principal es el Instinct MI500, el buque insignia de la compañía previsto para 2027, construido sobre la arquitectura CDNA 6, fabricado en el proceso de 2 nm de TSMC y con memoria HBM4e. AMD asegura un incremento de mil veces en el rendimiento de IA respecto al MI300X de 2023 (medido en tokens por segundo, esto abarca tres generaciones en cuatro años). En paralelo llega el MI430X, un acelerador con soporte nativo de FP64, orientado a simulaciones de HPC y laboratorios nacionales.

Para alimentar estos aceleradores, AMD despliega su línea de procesadores de servidor EPYC Venice, que se completará en la segunda mitad de 2027:

• Venice-X (SP7): 96 núcleos, 1.152 MB de caché L3 con 3D V-Cache, frecuencia turbo de hasta 5,15 GHz, pensado para simulaciones HPC y bases de datos en memoria • Verano (SB1): 72 núcleos, LPDDR5X de 24 canales, hasta 5 GHz; un CPU anfitrión para racks densos en GPU, cuya función principal es alimentar continuamente a los aceleradores sin latencias

Juntos forman la base del rack Helios 500 con aceleradores MI500, donde las GPU se conectan mediante conmutadores UALink. Según cálculos preliminares, una configuración completa MegaPod UAL256 ocupará tres racks: 256 GPU y 64 CPU Verano.

Intel Diamond Rapids: el regreso con proceso propio

Intel ha anunciado Diamond Rapids (Xeon 7), fabricado en el proceso 18A-P y con lanzamiento previsto para la segunda mitad de 2027. La clave está en que el procesador se fabrica en la propia planta de Intel Foundry, y no en TSMC: una jugada estratégica mientras los competidores se disputan la capacidad limitada del proceso de 2 nm.

Especificaciones de Diamond Rapids:

• DDR5 de 16 canales • Soporte para PCIe Generación 6 • Hasta más de 256 núcleos

Intel entra en un terreno ya ocupado por la plataforma Venice vigente y por los próximos Venice-X/Verano: la competencia será feroz.

La infraestructura se reinventa: PCIe 6.0, CXL, UALink y óptica

La HBM4e se convierte en la memoria estándar de todos los buques insignia de 2027. Ofrece un ancho de banda de hasta 3,6 TB/s y una velocidad de pines de 16 Gbit/s. Samsung ya envía muestras de ingeniería, SK hynix apunta a la producción en masa en la segunda mitad de 2027 y Micron ofrece personalización del chip lógico para cada cliente. NVIDIA usa HBM4e en Rubin Ultra, y AMD en el MI500. La escasez seguirá siendo un problema hasta 2027-2028, aunque la capacidad de producción de los tres fabricantes ya está contratada de antemano.

PCIe 6.0 pasa de ser una rareza a convertirse en estándar. El EPYC Venice de AMD incorpora 128 líneas de PCIe 6.0 (64 GT/s), duplicando el ancho de banda entre CPU y GPU. Intel sigue el mismo camino con Diamond Rapids. Sin PCIe 6.0, resulta físicamente imposible alimentar a pleno rendimiento a la nueva generación de GPU. En el segmento de consumo, el estándar no llegará hasta 2030; por ahora es exclusivamente para servidores.

CXL 3.0/3.1 (Memory-as-a-Service) obtiene su despegue comercial, respaldado por un ecosistema de software real construido sobre PCIe 6.0. La tecnología alcanza 64 GT/s con pooling de memoria coherente en caché entre CPU, GPU y dispositivos externos. Penguin Solutions ya ha lanzado el primer servidor CXL de producción para una caché KV de 11 TB, registrando una mejora del 75 % en la utilización de GPU y el doble de rendimiento en inferencia. Las previsiones apuntan a que el mercado de CXL crecerá mil veces en valor para 2028.

UALink 1.0 es un estándar abierto de interconexión de GPU creado por un consorcio de grandes tecnológicas, capaz de soportar hasta 1.024 aceleradores en un mismo pod (frente a los 576 de NVLink). El primer hardware real llegará a finales de 2026, con despliegues masivos en 2027. Lo más relevante: por primera vez, los proveedores de nube podrán combinar GPU de distintos fabricantes en un mismo clúster sin perder ancho de banda, la primera amenaza real al monopolio de NVIDIA en interconexión de escalado.

La óptica co-empaquetada (CPO) coloca el motor óptico directamente sobre el sustrato, junto al chip del conmutador, eliminando el tramo intermedio de cobre. A velocidades de 800 Gbit/s o superiores, esto reduce el consumo por puerto de 15-16 W a solo 6 W. TSMC iniciará la producción de CPO en la segunda mitad de 2026. NVIDIA está migrando sus conmutadores Spectrum-X y Quantum-X a CPO. Según las previsiones de LightCounting, la CPO representará alrededor del 30 % de todos los puertos de 800 Gbit/s y 1,6 Tbit/s en 2027.

Qué significa esto

2027 trae consigo grandes cambios en la industria de servidores. PCIe 6.0 y CXL 3.0 rediseñan la arquitectura de memoria y de entrada/salida, la CPO traslada las interconexiones de red a la óptica, UALink abre una brecha en el monopolio de NVLink en el escalado de clústeres, y HBM4e inaugura una nueva clase de ancho de banda para las GPU. Los centros de datos que están planificando su infraestructura ahora mismo deben sentar las bases para este cambio; de lo contrario, entre 2027 y 2028 el rediseño completo de la arquitectura se traducirá en un costoso proceso de reconversión.