CXMT anuncia avances en la celda de memoria 4F² y prepara DRAM para servidores a finales de 2026

La china CXMT, el mayor fabricante de DRAM del país, ha anunciado un «avance clave» en la arquitectura de celda de memoria 4F square. Samsung Electronics y SK Hynix trabajan en una estructura similar. El presidente de la compañía, Cao Kanyu, lo explicó en un evento del sector en Shanghái y añadió que el producto para servidores basado en la nueva estructura saldrá antes de que termine 2026. • El objetivo de 4F² es aumentar la densidad de la memoria sin recurrir a una litografía más fina. • CXMT todavía no ha revelado la capacidad, la velocidad ni el rendimiento de fabricación (yield). • Plazo de lanzamiento: finales de 2026.

Procesado por IA desde SCMP Tech; editado por Hamidun News
CXMT anuncia avances en la celda de memoria 4F² y prepara DRAM para servidores a finales de 2026
Fuente: SCMP Tech. Collage: Hamidun News.
Escuchar artículo
Ficha técnica y cifras clave
ParámetroDatos
Fuente originalSCMP Tech ↗
Editor jefe
Dato clave #1El objetivo de 4F² es aumentar la densidad de la memoria sin recurrir a una litografía más fina.
Dato clave #2CXMT todavía no ha revelado la capacidad, la velocidad ni el rendimiento de fabricación (yield).
Plazo de lanzamientofinales de 2026.

La china CXMT (ChangXin Memory Technologies) ha anunciado un «avance clave» en una arquitectura de celda DRAM llamada 4F square. Samsung Electronics y SK Hynix siguen el mismo camino. El presidente de CXMT, Cao Kanyu, lo contó durante el fin de semana en un evento del sector en Shanghái, y el comunicado de prensa de la compañía indica que el primer producto para servidores basado en la nueva estructura debería salir antes de que termine 2026.

Qué significa la denominación 4F²

La F es el tamaño mínimo de elemento que permite obtener el proceso de fabricación. El área de una celda de memoria se mide en cuadrados de ese tamaño. La mayoría de los chips DRAM actuales se construyen con una disposición de alrededor de 6F². La variante 4F² se considera el mínimo teórico para el esquema de «un transistor más un condensador». La celda ocupa un tercio menos de área y, con el mismo proceso, la densidad puede crecer en el límite aproximadamente una vez y media.

Eso no se logra con una estructura plana. Por lo general, 4F² exige un transistor vertical, en el que el canal se levanta como una columna en lugar de tumbarse a lo largo de la oblea. Se trata de contexto técnico general, no de una cita del comunicado de CXMT. En la parte disponible de su declaración, la compañía no precisó qué variante concreta de arquitectura vertical utiliza.

Qué se ha anunciado y qué falta

Los datos públicos concretos son pocos:

  • Estructura: 4F square, en la que, según la descripción de la compañía, la densidad de la memoria aumenta gracias a una celda más compacta.
  • Primer producto: memoria para servidores.
  • Plazo: antes de que termine 2026.
  • No se han indicado: capacidad del chip, estándar (DDR5 u otro), velocidad, consumo energético, rendimiento de fabricación (yield) ni volúmenes de producción.

La palabra «avance» en una declaración corporativa puede significar cualquier cosa, desde prototipos de ingeniería funcionales hasta una tecnología confirmada en una línea piloto. Mientras no haya datos sobre lotes de prueba ni sobre socios fabricantes de servidores, conviene tomar las cifras con cautela.

Por qué esta arquitectura

La densidad de la DRAM choca con la física: los condensadores son cada vez más altos y finos, mientras que las celdas se reducen cada vez más despacio. Samsung y SK Hynix investigan los transistores verticales y la memoria 3D como el siguiente escalón tras la actual disposición planar. CXMT muestra que quiere avanzar en paralelo, y no limitarse a alcanzarlos.

Para el fabricante chino hay además una razón pragmática. El acceso al equipo de litografía más avanzado está limitado por las normas de exportación. Ganar densidad mediante la arquitectura de la celda permite obtener más bits por oblea sin pasar a una litografía más fina. Esta es mi interpretación: CXMT no ha formulado así su lógica. Pero explica bien por qué la compañía habla de esto en público y precisamente ahora.

El segmento de servidores no se ha elegido al azar. Los centros de datos para IA consumen cada vez más DRAM, y los compradores están dispuestos a pagar por cada gigabyte adicional por módulo y por la eficiencia energética. Aquí el margen es mayor que en la memoria de consumo.

Qué vigilar a partir de ahora

La primera señal serán los plazos. Si las muestras de módulos para servidores aparecen de verdad antes de que termine 2026, CXMT recortará de forma notable su distancia con los líderes del mercado. Si el plazo se desplaza a 2027, el anuncio será más bien una declaración de intenciones.

La segunda señal tiene que ver con el rendimiento de fabricación (yield). Las celdas verticales son difíciles de producir, y la rentabilidad la determina el porcentaje de chips funcionales por oblea, no una demostración sobre un escenario. La tercera afecta a los clientes: los anuncios de fabricantes chinos de servidores y de proveedores de nube sobre la cualificación de los módulos mostrarán hasta qué punto el producto es real.

Para quienes compran servidores, de momento basta con seguir las noticias. Si CXMT sale al mercado con DDR5 de precio y volumen razonables, la presión sobre los precios en China puede aumentar. Para el resto, el anuncio de hoy interesa sobre todo como referencia: 4F² se convierte en un objetivo común de tres grandes actores y deja de ser una rareza de un único laboratorio.

Preguntas frecuentes sobre la noticia

¿Qué se sabe sobre Qué significa la denominación 4F²?

La F es el tamaño mínimo de elemento que permite obtener el proceso de fabricación. El área de una celda de memoria se mide en cuadrados de ese tamaño. La mayoría de los chips DRAM actuales se construyen con una disposición de alrededor de 6F². La variante 4F² se considera el mínimo teórico para el esquema de «un transistor más un condensador». La celda ocupa un tercio menos de área y, con el mismo proceso, la densidad puede crecer en el límite aproximadamente una vez y media. Eso no se logra con una estructura plana. Por lo general, 4F² exige un transistor vertical, en el

¿Qué se sabe sobre Qué se ha anunciado y qué falta?

Los datos públicos concretos son pocos: Estructura: 4F square, en la que, según la descripción de la compañía, la densidad de la memoria aumenta gracias a una celda más compacta. Primer producto: memoria para servidores. Plazo: antes de que termine 2026. No se han indicado: capacidad del chip, estándar (DDR5 u otro), velocidad, consumo energético, rendimiento de fabricación (yield) ni volúmenes de producción. La palabra «avance» en una declaración corporativa puede significar cualquier cosa, desde prototipos de ingeniería funcionales hasta una tecnología confirmada en una l

¿Qué se sabe sobre Por qué esta arquitectura?

La densidad de la DRAM choca con la física: los condensadores son cada vez más altos y finos, mientras que las celdas se reducen cada vez más despacio. Samsung y SK Hynix investigan los transistores verticales y la memoria 3D como el siguiente escalón tras la actual disposición planar. CXMT muestra que quiere avanzar en paralelo, y no limitarse a alcanzarlos. Para el fabricante chino hay además una razón pragmática. El acceso al equipo de litografía más avanzado está limitado por las normas de exportación. Ganar densidad mediante la arquitectura de la celda permite obtener

ZK
Zhemal Khamidun — CPO de Alpina Digital, product manager de AlpinaGPT. Crea productos de IA desde 2019. Hamidun News es un proyecto personal que creció hasta ser un agregador en producción con más de 6.000 lectores.
✦ Enterprise AI & Advisory

Executive AI Consulting, Custom Agents & Team Workshops

Work directly with Zhemal Khamidun at hamidun.com — enterprise AI architecture, production RAG & multi-agent systems, and executive training.

Book AI Consultation →Explore NomadNet AI
¿Qué te parece?
Cargando comentarios…